PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-124635

(43)Date of publication of application: 26.04.2002

(51)Int.Cl.

H01L 27/04 H01L 21/822

(21)Application number : 2000-315360

(71)Applicant : OTSUKA KANJI

USAMI TAMOTSU

MATSUSHITA ELECTRIC IND CO

OKI ELECTRIC IND CO LTD SANYO ELECTRIC CO LTD

SHARP CORP SONY CORP TOSHIBA CORP **NEC CORP** HITACHI LTD

MITSUBISHI ELECTRIC CORP

ROHM CO LTD

FUJITSU LTD

(22)Date of filing:

16.10.2000

(72)Inventor: OTSUKA KANJI


USAMI TAMOTSU

(54) SEMICONDUCTOR INTEGRATED CIRCUIT HAVING VARACTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To achieve rapid switching of a transistor, by providing a circuit for forcibly pumping up or down necessary charge to a state transition of the transistor.

SOLUTION: A line driver 10 of a CMOS configuration for inputting a signal Din and outputting a signal Dout is constituted by a pMOS transistor 11 and an nMOS transistor 12. A pMOS varactor 13 is interposed between a source of the transistor 11 and a power source Vdd, and an nMOS varactor 14 is interposed between a source of the transistor 12 and a ground Vss. Both the varactors 13 and 14 have entirely the same size structure as those of the transistor 11 and the transistor 12 or twice the channel area. An inverted signal XDin of the input signal Din is given to the gates of the varactors 13 and 14.



LEGAL STATUS

[Date of request for examination]

11.04.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3549479

[Date of registration]

30.04.2004

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-124635

(P2002-124635A)

(43)公開日 平成14年4月26日(2002.4.26)

(51) Int.Cl.7

H01L 27/04

21/822

識別記号

此巧

FI H01L 27/04 テーマコード(参考)

M 5F038

V

審査請求 有 請求項の数13 OL (全 9 頁)

(21)出願番号

特願2000-315360(P2000-315360)

(22)出願日

平成12年10月16日(2000.10.16)

(71)出願人 598042633

大塚 寛治

東京都東大和市湖畔 2-1074-38

(71)出願人 598168807

字佐美 保

東京都国分寺市西町2-38-4

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(74)代理人 100077931

弁理士 前田 弘 (外7名)


最終頁に続く

(54) 【発明の名称】 パラクタデパイスを備えた半導体集積回路

(57)【要約】

【課題】 トランジスタの状態遷移に必要な電荷を強制的にポンプアップ、ポンプダウンする回路を設けることにより、当該トランジスタの高速スイッチングを実現することにある。

【解決手段】 pMOSトランジスタ11とnMOSトランジスタ12とにより、信号Dinを入力とし、信号Doutを出力とするCMOS構成のラインドライバ10を構成する。pMOSトランジスタ11のソースと電源Vddとの間にpMOSバラクタ13を、nMOSトランジスタ12のソースとグランドVssとの間にnMOSバラクタ14をそれぞれ介在させる。両MOSバラクタ13、14は、各々pMOSトランジスタ11及びnMOSトランジスタ12と全く同じ寸法構造ないしは2倍のチャネル面積を有する。両MOSバラクタ13、14の各々のゲートには、入力信号Dinの反転信号XDinを与える。



て、

【特許請求の範囲】

【請求項1】 ある信号に呼応してオン・オフするよう に半導体基板上に形成されたスイッチングデバイスと、 前記信号の電圧レベルに応じた可変の容量を有し、かつ 前記信号の遷移時に前記スイッチングデバイスとの間で 電荷の授受を行うことにより前記スイッチングデバイス の高速状態遷移を助けるように前記半導体基板上に形成 されたバラクタデバイスとを備えたことを特徴とする半 導体集積回路。

【請求項2】 請求項1記載の半導体集積回路におい

前記バラクタデバイスは前記スイッチングデバイスと隣 接する位置に形成されたことを特徴とする半導体集積回 路。

【請求項3】 請求項1記載の半導体集積回路におい て、

前記バラクタデバイスの容量変化幅は前記スイッチング デバイスの容量変化幅の1~2倍であることを特徴とす。 る半導体集積回路。

【請求項4】 請求項1記載の半導体集積回路におい

前記スイッチングデバイスに対する前記バラクタデバイ・ スの配設が高速信号系に限定されたことを特徴とする半 導体集積回路。

【請求項5】 請求項1記載の半導体集積回路におい て、

前記スイッチングデバイスに対する前記バラクタデバイ スの配設が入出力回路に限定されたことを特徴とする半 導体集積回路。

【請求項6】 請求項1記載の半導体集積回路におい て、

前記スイッチングデバイスはMOSトランジスタである ことを特徴とする半導体集積回路。

【請求項7】 請求項6記載の半導体集積回路におい

前記バラクタデバイスはMOSバラクタであることを特 徴とする半導体集積回路。

【請求項8】 請求項7記載の半導体集積回路におい. て、

前記MOSバラクタはエンハンスメント型であることを 40 特徴とする半導体集積回路。

【請求項9】 請求項7記載の半導体集積回路におい

前記MOSバラクタはディプレッション型であることを 特徴とする半導体集積回路。

【請求項10】 請求項6記載の半導体集積回路におい て、

前記パラクタデバイスはpn接合型パラクタであること を特徴とする半導体集積回路。

前記スイッチングデバイスはpチャネル型MOSトラン ジスタであり、かつ前記バラクタデバイスはpチャネル 型MOSバラクタであることを特徴とする半導体集積回 路。

【請求項12】 請求項1記載の半導体集積回路におい て、

前記スイッチングデバイスはnチャネル型MOSトラン ジスタであり、かつ前記バラクタデバイスはnチャネル 10 型MOSバラクタであることを特徴とする半導体集積回

【請求項13】 請求項1記載の半導体集積回路におい て、

前記スイッチングデバイスはバイポーラトランジスタで あり、かつ前記バラクタデバイスは p n 接合型バラクタ であることを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路に 関し、特にディジタル回路におけるトランジスタの高速 スイッチング技術に関するものである。

[0002]

【従来の技術】ディジタル半導体集積回路において、ト ランジスタは、ある信号に呼応してオン・オフするスイ ッチである。トランジスタの状態を遷移させるために は、当該トランジスタの寄生容量に蓄積された電荷を放 出させたり、当該トランジスタへ電荷を供給したりする 必要がある。このような電荷の移動には時間がかかる。 特に電源ラインの寄生インダクタンスは、電源からトラ 30 ンジスタへの瞬時電荷供給の阻害要因となっている。そ こで、寄生インダクタンスを下げるように集積回路チッ プ内にバイパスキャパシタを設けることが最近の動きで ある。

[0003]

【発明が解決しようとする課題】ところが、GHz帯の 信号を取り扱う応用分野では、バイパスキャパシタを設 けてもトランジスタの電荷蓄積に間に合わない。すなわ ち、電源系の電荷供給能力がチップ全体の周波数特性を 律則している。 具体的には、、瞬時の電流増大に起因して 電源電圧の低下やグランドレベルの上昇が起こり、瞬時 電流が制限されるのである。

【0004】本発明の目的は、トランジスタの状態遷移 に必要な電荷を強制的にポンプアップ、ポンプダウンす る回路を設けることにより、当該トランジスタの高速ス イッチングを実現することにある。

[0005]

【課題を解決するための手段】上記目的を達成するため に、本発明では能動的な可変容量素子を活用する。これ により、電荷の積極的なポンプアップ、ポンプダウンは 【請求項11】 請求項1記載の半導体集積回路におい 50 もちろん、トランジスタ蓄積電荷の再利用をも実現する

ことができる。

【0006】具体的に説明すると、本発明に係る半導体 集積回路は、ある信号に呼応してオン・オフするように 半導体基板上に形成されたスイッチングデバイスと、前 記信号の電圧レベルに応じた可変の容量を有し、かつ前 「記信号の遷移時に前記スイッチングデバイスとの間で電 荷の授受を行うことにより前記スイッチングデバイスの 高速状態遷移を助けるように前記半導体基板上に形成さ れたバラクタデバイスとを備えた構成を採用したもので ある。

【0007】高能率の電荷授受を達成するためには、バ ラクタデバイスをスイッチングデバイスと隣接する位置 に形成する。バラクタデバイスの容量変化幅は、スイッ チングデバイスの容量変化幅の1~2倍であることが好 ましい。スイッチングデバイスに対するバラクタデバイ スの配設を、半導体集積回路中の高速信号系あるいは入 出力回路に限定してもよい。

[0008]

【発明の実施の形態】以下、高速信号系のラインドライ バへの本発明の適用例について、図面を参照しながら説 20 明する。

【0009】図1は、本発明に係る半導体集積回路の第 1の基本構成例を示している。図1において、pチャネ ル型MOSトランジスタ (pMOSトランジスタ) 11 とnチャネル型MOSトランジスタ(nMOSトランジ スタ) 12とは、信号Dinを入力とし、信号Doutを出 力とするСМОS構成のラインドライバ10を構成して いる。pMOSトランジスタ11のソースと電源Vddと の間にはpチャネル型MOSバラクタ(pMOSバラク タ) 13が、nMOSトランジスタ12のソースとグラ 30 ンドVssとの間にはnチャネル型MOSバラクタ(nM OSバラクタ) 14がそれぞれ介在している。両MOS バラクタ13, 14は、各々pMOSトランジスタ11 及びnMOSトランジスタ12と全く同じ寸法構造ない しは2倍のチャネル面積を有する。両MOSバラクタ1 3, 14の各々のゲートには、Dinの反転信号であるX Dinが与えられる。

【0010】図2は、図1の半導体集積回路の断面構造 を示している。図2において、20はp型半導体基板 (p基板)、21はnウェルである。pMOSトランジ スタ11とpMOSバラクタ13とは、nウェル21の 領域において互いに隣接する位置に形成される。一方、 nMOSトランジスタ12とnMOSバラクタ14と は、p基板20の領域において互いに隣接する位置に形 成される。詳細に説明すると、pMOSトランジスタ1 1は、Vddに接続されたソース31と、Doutに接続さ れたドレイン32と、Dinに接続されたゲート33と、 nウェル21の電位をVddに固定するためのベース34 とを有する。pMOSバラクタ13は、Vddに接続され `たソース35と、同じくVddに接続されたドレイン36 50

と、XDinに接続されたゲート37とを有する。nMO Sトランジスタ12は、Vssに接続されたソース41 と、Doutに接続されたドレイン42と、Dinに接続さ れたゲート43と、p基板20の電位をVssに固定する ためのベース44とを有する。nMOSバラグタ14 は、Vssに接続されたソース45と、同じくVssに接続 されたドレイン46と、XDinに接続されたゲート47 とを有する。

【0011】図3(a)及び(b)は、図1中のデバイ 10 ス11~14の各々の容量対電圧特性を示している。こ こでは、図3(a)を参照して、pMOSトランジスタ 11の容量対電圧特性を詳細に説明する。

【0012】pMOSトランジスタ11の容量Cは、そ のゲート・ソース間電圧Vgsに応じて変化する。この変 化は、強反転層範囲、中間反転層範囲、弱反転層範囲、 空乏層範囲及び蓄積層範囲に分けて考えることができ る。まず、 p M O S トランジスタ 1 1 のゲートにマイナ ス電位がかかると、ゲート絶縁膜直下のチャネルは反転 する。ゲート電位と反転層電位との間に電荷が対峙して 容量Coxが形成される(この場合の反転層の電荷はホー ルである)。 反転層の下には空乏層があり、ここでも電 荷が対峙しているため、容量Ciが存在する。また、反 転層によるウェル構造の電位分布で容量Cbも発生す る。これらの容量Cox、Ci及びCbの合計をpMOSト ランジスタ11の容量Cとする。ただし、Coxが支配的 である。ゲート電位の上昇とともにこの状態は弱めら れ、電荷がどんどん離散していく。つまり、容量Cが減 少する。反転層がなくなり、空乏層のみとなった時点で 電荷量が最も少なくなる。更にゲート電位を上昇させる と、蓄積電荷(この場合、ゲート絶縁膜直下の層では電 子)が貯まる。当然、ホールが貯まっていた時と同じ蓄 積電荷量となり、容量Cは増えてCoxに戻る。このCox の値は、 $Cox = \varepsilon ox \cdot S / t ox$ である。ここで εox はゲ ート絶縁膜の誘電率、Sはチャネル面積、toxはゲート 絶縁膜の厚みである。容量Cの最小値をCminとする と、ゲート電圧の反転 (Vswing) で、Qtran=2Vswi ng (Cox-Cmin) の電荷量を電源から注入しなければ ならない。電荷の反転をさせるため、2倍という係数が ついている。これはpMOSトランジスタ11の出力電 荷とは関係のない、自身を動作させるためのエネルギと

[0013]今、Vswing=0.5V、Cox=5fF、 Cmin=2.5fFとし、ゲートに入力される信号Din の遷移時間(立ち上がり時間又は立ち下がり時間)を2 5 p s とすると、Qtran=1.25 f Cとなり、Itran = 5 0 μ A が 2 5 p s の間流れ、これが p M O S トラン ジスタ11の駆動のために余分に必要となる。信号遷移 のたびにこのエネルギを瞬時に吸収・放出しなければな らない。 n M O S トランジスタ 1 2 についても同様であ

【0014】さて、図3(a)によれば、pMOSトラ ンジスタ11は、ゲート電位がマイナスの方向へ遷移す る過程(Dinの立ち下がり過程)でゲート直下にある蓄 積電子を放出する結果、空乏層が形成される。この時の pMOSトランジスタ11ではまだチャネルが形成され ていないため、チャネル領域の蓄積電荷(電子)は図2 に示すとおり n ウェル21に拡散していく。これは n ウ ェル21の電位をVddよりも下げる働きをする。Dinの 反転信号であるXDinをゲートに受け取るpMOSバラ クタ13は、図2のように同じnウェル21内にまさに 10 ホールを放出し、会合で電子を吸収することができる。 その後、pMOSトランジスタ11に反転層ができ、ど んどん容量Cが大きくなってホールが必要な時、pMO・ Sバラクタ13のゲートに入力されているXDinはプラ スの方向へ遷移している時で電子を吸収している。同じ nウェル21内での電子ホールペアの発生で、この電位 分布の変化を吸収することができる。つまり、nウェル 21内の電位バランスだけで蓄積電荷の操作ができ、高 速対応の特性を持つだけでなく、従来消費されていた蓄 積電荷の再利用という効果も生むことになる。ただし、 pMOSトランジスタ11の容量Cの最低値の位置が図 3(a)のとおりマイナス側に偏っているため、電荷の 放出と吸収のタイミングが多少ずれることになるが、信 号遷移時間のごく一部での出来事であり、問題は生じな い。なお、Dinの立ち上がり過程は全くこの逆であり、 説明を省略する。

【0015】 nMOSトランジスタ12とnMOSバラクタ14との間で上記と同様な動作がp基板20の中で起こることは、図2及び図3(b)に示されている。

【0016】以上のとおり、図1の構成によれば、Din 30 に呼応してオン・オフするpMOSトランジスタ11に対してpMOSバラクタ13を配設することにより、pMOSバラクタ13は、Dinの遷移時にpMOSトランジスタ11との間で電荷の授受を行うことによりpMOSトランジスタ11の高速状態遷移を助ける働きをする。同様に、Dinに呼応してオン・オフするnMOSトランジスタ12に対してnMOSバラクタ14を配設することにより、nMOSバラクタ14は、Dinの遷移時にnMOSトランジスタ12との間で電荷の授受を行うことによりnMOSトランジスタ12の高速状態遷移を40助ける働きをする。

【0017】図4は、本発明に係る半導体集積回路の第2の基本構成例を示している。図4において、pMOSトランジスタ11とnMOSトランジスタ12とは、信号Dinを入力とし、信号Doutを出力とするCMOS構成のラインドライバ10を構成している。pMOSトランジスタ11のソースと電源Vddとの間にはnMOSバラクタ14が、nMOSトランジスタ12のソースとグランドVssとの間にはpMOSバラクタ13がそれぞれ介在している。両MOSバラクタ13、14の各々のゲ50

ートには、Dinの反転信号であるXDinが与えられる。 【0018】図5は、図4の半導体集積回路の断面構造を示している。図5において、20はp基板、21及び22はnウェルである。pMOSトランジスタ11とn

MOSバラクタ14とが互いに隣接する位置に、nMOSトランジスタ12とpMOSバラクタ13とが互いに 隣接する位置にそれぞれ形成される。

【0019】図6 (a) 及び (b) は、図4中のデバイス11~14の各々の容量対電圧特性を示している。

【0020】図6(a)によれば、pMOSトランジス タ11は、ゲート電位がマイナスの方向へ遷移する過程 (Dinの立ち下がり過程)で、図5に示すとおり蓄積電 子を n ウェル 2 1 に放出する。この電子は、ベース 3 4 のコンタクト電極を通じて nMOSバラクタ14に供給 される。nMOSバラクタ14は、XDinに応答して全 く同じタイミングでp基板20にホールを放出してい る。それぞれが近傍にあるため、この電位はnMOSバ ラクタ14のソース45とp基板20との接合部で相殺 される。pMOSトランジスタ11のゲート電位が降下 し、反転層ができ、ホールが必要になる時、n-MOSバ ラクタ14はホールを放出している時であり、それぞれ が同様の経路を通じて流出、流入する。いわゆるポンプ アップという状態となり、ホールがpMOSトランジス タ11のチャネル領域に注入される。 n MOSトランジ スタ12とpMOSバラクタ13との間で上記と同様な 動作が起こることは、図5及び図6(b)に示されてい

【0021】以上のとおり、図4の構成によれば、Dinに呼応してオン・オフするpMOSトランジスタ11に対してnMOSバラクタ14を配設することにより、nMOSバラクタ14は、Dinの遷移時にpMOSトランジスタ11との間で電荷の授受を行うことによりpMOSトランジスタ11の高速状態遷移を助ける働きをする。同様に、Dinに呼応してオン・オフするnMOSトランジスタ12に対してpMOSバラクタ13を配設することにより、pMOSバラクタ13は、Dinの遷移時にnMOSトランジスタ12との間で電荷の授受を行うことによりnMOSトランジスタ12の高速状態遷移を助ける働きをする。

【0022】なお、上記の各例はエンハンスメント型のMOSバラクタ13,14を採用したものであったが、MOSトランジスタとMOSバラクタとの組み合わせは、反転信号XDinを採用する限りにおいていろいろな構成が取れる。例えば、pMOSトランジスタ11に対してディプレッション型のnMOSバラクタ14を、nMOSトランジスタ12に対してディプレッション型のpMOSバラクタ13をそれぞれ配設することもできる。nチャネル型デバイスの高速性を利用して、pMOSトランジスタ11に対してディプレッション型のnMOSバラクタ、nMOSトランジスタ12に対してエン

ハンスメント型のnMOSバラクタという組み合わせで もよい。

【0023】図6(c)は、nMOSトランジスタ12 に対してディプレッション型のpMOSバラクタ13を 配設した例を示している。図6 (c) によれば、ディプ レッション型pMOSバラクタ13の採用によりポンプ アップ、ポンプダウンのタイミングを自由に制御するこ とができるが、チャネル形成電荷は蓄積電荷という考え 方(それ自身が中性)でないため、図6(c)のように この部分の容量が小さく、 n M O S トランジスタ 1 2 の 10 ゲート下における蓄積電荷のp基板20への拡散による 電位変化の補償が取れないことになる。しかしながら、 反転層形成電荷の方が大きい場合が多く、この構造でも 反転層の電荷のポンプアップ、ポンプダウンをタイミン グ良くできる。また、pMOSバラクタ13の容量を少 し大きくしておけば、全体の変位電荷量をカバーするこ

【0024】図7は、本発明に係る半導体集積回路の第 3の基本構成例を示している。図7において、pMOS トランジスタ11とnMOSトランジスタ12とは、信 号Dinを入力とし、信号Doutを出力とするCMOS構 成のラインドライバ10を構成している。 pMOSトラ ンジスタ11のソースとDinとの間には第1のpn接合 型バラクタ15が、nMOSトランジスタ12のソース とDinとの間には第2のpn接合型バラクタ16がそれ ぞれ介在している。両 p n 接合型バラクタ 1 5, 16の 容量変化幅は、pMOSトランジスタ11及びnMOS トランジスタ12の各々の容量変化幅の1~2倍に設定 されている。

【0025】図8は、図7の半導体集積回路の断面構造 を示している。pMOSトランジスタ11と第1のpn 接合型パラクタ15とは、nウェル21の領域において 互いに隣接する位置に形成される。一方、nMOSトラ ンジスタ12と第2のpn接合型バラクタ16とは、p 基板20の領域において互いに隣接する位置に形成され る。詳細に説明すると、第1のpn接合型バラクタ15 は、Dinに接続されたp型領域51と、nウェル21の 一部からなるn領域と、Vddに接続されたp型領域52 とで構成されている。第2のpn接合型バラクタ16 は、Dinに接続されたn型領域61と、p基板20の一 部からなるp領域と、Vssに接続されたn型領域62と で構成されている。

【0026】図9は、図7中の各バラクタダイオードの 電流対電圧特性及び容量対電圧特性を示している。周知 のように、pn接合はその空乏層の電圧Vによる深さの 変化で接合容量Cが図9のように変化する。図7の構成 は、これを積極的に利用したものであって、反転信号X Dinは不要である。

【0027】図8によれば、pMOSトランジスタ11

n接合型バラクタ15において同じDinが入力されてい る p型領域 5 1 は空乏層の広がる方向となり、捕捉して いたホールを放出する。 n ウェル21内でこれらの電荷 が相殺される結果、pMOSトランジスタ11の遷移を 助ける。一方、nMOSトランジスタ12が電子を放出 している時、第2のpn接合型バラクタ16においてD inが入力されているn型領域61は空乏層が浅くなる時 (容量が増える時)であり、放出された電子を捕捉す る。なお、Dinの立ち上がり過程は全くこの逆であり、 説明を省略する。

8 -

【0028】以上のとおり、図7の構成によれば、Din に呼応してオン・オフするpMOSトランジスタ11に 対してpn接合型バラクタ15を配設することにより、 pn接合型バラクタ15は、Dinの遷移時にpMOSト ランジスタ11との間で電荷の授受を行うことにより p MOSトランジスタ11の高速状態遷移を助ける働きを する。同様に、Dinに呼応してオン・オフするnMOS トランジスタ12に対してpn接合型バラクタ16を配 設することにより、pn接合型バラクタ16は、Dinの 遷移時に n M O S トランジスタ 1 2 との間で電荷の授受 を行うことによりnMOSトランジスタ12の高速状態 遷移を助ける働きをする。

- 【0029】図10は、本発明に係る半導体集積回路の 第4の基本構成例を示している。図10において、np nトランジスタ17とpnpトランジスタ18とは、信 号Dinを入力とし、信号Doutを出力とする相補構成の ラインドライバ10を構成している。npnトランジス タ17のコレクタとDinとの間には第1のpn接合型バ ラクタ15が、pnpトランジスタ18のコレクタとD inとの間には第2のpn接合型バラクタ16がそれぞれ 介在している。両pn接合型バラクタ15,16の容量 変化幅は、両バイポーラトランジスタ17、18の各々 の接合容量変化幅の1~2倍に設定されている。

【0030】図11は、図10の半導体集積回路の断面 構造を示している。 npnトランジスタ17と第1のp n接合型パラクタ15とは、nウェル21の領域におい て互いに隣接する位置に形成される。一方、pnpトラ ンジスタ18と第2のpn接合型バラクタ16とは、p 基板20の領域において互いに隣接する位置に形成され る。詳細に説明すると、npnトランジスタ17は、V ddに接続されたコレクタ71と、Dinに接続されたべー ス72と、Doutに接続されたエミッタ73とを有す る。pnpトランジスタ18は、Vssに接続されたコレ クタ81と、Dinに接続されたペース82と、Doutに 接続されたエミッタ83とを有する。

【0031】第1及び第2のpn接合型パラクタ15. -16は、両バイポーラトランジスタ17,18の一番大 きな容量を持つベース・コレクタ間の蓄積電荷に対応す るパラクタとして機能する。つまり、図10の構成によ は、Dinの立ち下がり過程で電子を放出する。第1のp~50~れば、Dinに呼応してオン・オフするnpnトランジス

10

タ17に対してpn接合型バラクタ15を配設することにより、pn接合型バラクタ15は、Dinの遷移時にnpnトランジスタ17との間で電荷の授受を行うことによりnpnトランジスタ17の高速状態遷移を助ける働きをする。同様に、Dinに呼応してオン・オフするpnpトランジスタ18に対してpn接合型バラクタ16を配設することにより、pn接合型バラクタ16は、Dinの遷移時にpnpトランジスタ18との間で電荷の授受を行うことによりpnpトランジスタ18の高速状態遷移を助ける働きをする。

【0032】図12は、上記本発明に係る半導体集積回路の電源及びドライバビリティの説明図である。図12によれば、図1、図4、図7又は図10のラインドライバ10が信号ライン90を駆動する。91はレシーバ負荷を、92は信号ライン90と全ての隣接配線との間の電磁結合による損失を表している。ドライバ10の電源Vdd及びグランドVssは、電源ライン93に接続されている。94は元電源を、95は電源ライン93と全ての隣接配線との間の電磁結合による損失を表している。電源電流が直流的であれば、電源ライン93の電磁結合は20なくなり、損失はなくなる。信号ライン90も同様である。ドライバ10は、レシーバ負荷91を許容時間内で駆動できるエネルギ(電荷量)を送信できればよい。

【0033】このような損失を有するライン90,93 は途中で漏洩のある水道のパイプに見立てることができる。ドライバ10はそのバルブであると考えられる。ドライバ・レシーバ間のパイプの太さに比べてバルブ直前のパイプの太さ(元電源94の直近のパイプより漏洩で細くなっている。)が太ければ、全く問題がなく、水を必要量だけドライバ10より供給できる。この関係を保30つ以上、バイパスコンデンサは不要である。

【0034】しかし、トランジスタ蓄積電荷に起因した容量成分の反転には瞬時電流が必要であり、損失を有する電源ライン93では遠い元電源94からエネルギを瞬時にドライバ10へ供給できないため、従来はバイパスコンデンサを電源ライン93のできるだけドライバ10に近いところに挿入していることは前述のとおりである。ところが、本発明のバラクタによる補償を採用すれば、電源ライン93のパイプの太さ、すなわち電源ライン93の特性インピーダンスが、信号ライン90の特性40る。インピーダンスより小さければ問題がない。ただし、不幸なことに損失容量がトランジスタの蓄積電荷と同じ作用をすることがあるので、やはり電源ライン93のあちこちにバイパスコンデンサを挿入して、電源パイプの補強をしなければならない。

【0035】論理回路やメモリ回路は高速処理のため、 リンギング防止回路(抵抗挿入など)、プルアップ・プ ルダウン回路、プッシュプル回路、スリューレート制御 回路、PLL回路などいろいろな回路が付属している が、本発明のバラクタを挿入することで、上記付加的な 50

回路はほぼ全廃できる効果を持つものであり、バラクタ の挿入によるチップ面積の増大を相殺することが可能で ある。

【0036】上記各断面構造図から見てわかるように、プロセスステップの増加はほとんどないという利点もある。また、相補的でない構成の半導体集積回路でも、トランジスタ、ダイオード、接合型容量、チャネル型抵抗、チャネル型容量が存在する限りにおいて本発明が有効であることは言うまでもない。更に言うならば、シリコントランジスタ以外の化合物トランジスタでも本発明が有効であることは、本発明の原理から類推できることである。

[0037]

【発明の効果】以上説明してきたとおり、本発明によれば、信号遷移時にスイッチングデバイスとの間で電荷の授受を行うことにより当該スイッチングデバイスの高速状態遷移を助けるバラクタデバイスを採用することで、100GHz帯の信号をも取り扱える半導体集積回路を実現することができる。

【図面の簡単な説明】

【図1】本発明に係る半導体集積回路の第1の基本構成 例を示す回路図である。

【図2】図1の半導体集積回路の断面構造図である。

【図3】(a)及び(b)は図1中の各デバイスの容量 対電圧特性を示す図である。

【図4】本発明に係る半導体集積回路の第2の基本構成例を示す回路図である。

【図5】図4の半導体集積回路の断面構造図である。

【図6】(a)及び(b)は図4中の各デバイスの容量 対電圧特性を、(c)は図4中のpチャネル型MOSバラクタの他の容量対電圧特性をそれぞれ示す図である。

【図7】本発明に係る半導体集積回路の第3の基本構成例を示す回路図である。

【図8】図7の半導体集積回路の断面構造図である。

【図9】図7中の各バラクタダイオードの電流対電圧特性及び容量対電圧特性を示す図である。

【図10】本発明に係る半導体集積回路の第4の基本構成例を示す回路図である。

【図11】図10の半導体集積回路の断面構造図である。

【図12】本発明に係る半導体集積回路の電源及びドラ イバビリティの説明図である。

【符号の説明】

- 10 ラインドライバ
- **11 pチャネル型MOSトランジスタ**
- 12 nチャネル型MOSトランジスタ
- 13 pチャネル型MOSバラクタ
- 14 nチャネル型MOSバラクタ
- 15, 16 pn接合型パラクタ
-) 17 npnトランジスタ

12


p n p トランジスタ 20 p型半導体基板


21, 22 nウェル


*90 信号ライン 93 電源ライン


[図1]

11











21

【図8】



【図12】



フロントページの続き

(71)出願人 000000295

冲電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(71)出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(71)出願人 000116024

ローム株式会社

京都府京都市右京区西院溝崎町21番地

(72)発明者 大塚 寛治

東京都東大和市湖畔 2-1074-38

(72)発明者 宇佐美 保

東京都国分寺市西町 2-38-4

F ターム(参考) 5F038 AV01 AV05 AV06 BC03 BC05

CAO2 DF02 DF17 EZ20